Verilog HDL & VHDLテストベンチ記述の初歩 : 論理回路の検証で用いるHDL文法とノウハウ
- フォーマット:
- 図書
- 責任表示:
- 安岡貴志著
- 言語:
- 日本語
- 出版情報:
- 東京 : CQ出版, 2010.10
- 形態:
- 239p : 挿図 ; 24cm
- 著者名:
- 安岡, 貴志 <DA17055266>
- シリーズ名:
- デザインウェーブムック <BA53038107>
- 書誌ID:
- BB06984388
- ISBN:
- 9784789831086 [4789831086]
類似資料:
CQ出版 |
ナカニシヤ出版 |
テクノプレス |
森北出版 |
日刊工業新聞社 |
マグロウヒル出版 |
日本能率協会マネジメントセンター | |
Wiley-IEEE Press |
デルファイ研究所 (制作) |
CQ出版 |
数理工学社, サイエンス社(発売) |